Trong quy trình vi mạch, “kiểm chứng” không phải một bước duy nhất. RTL cần được kiểm tra về chức năng; layout cần được kiểm tra về quy tắc vật lý và kết nối; thiết kế còn phải hỗ trợ phát hiện lỗi khi sản xuất. Ba nhóm công cụ của Siemens EDA cho vi mạch giải quyết các câu hỏi khác nhau.
Questa: logic RTL hoạt động đúng chưa?
Questa One nhận RTL, testbench, assertion và các kịch bản kích thích. Mô phỏng hoặc các phương pháp kiểm chứng phù hợp kiểm tra hành vi của thiết kế trước khi đưa sang triển khai vật lý. Đầu ra là lỗi chức năng cần sửa, báo cáo kiểm chứng và độ bao phủ. Coverage cao giúp đánh giá phạm vi đã kiểm tra, nhưng không tự chứng minh thiết kế không còn lỗi.
Calibre: layout có đáp ứng quy tắc và đúng netlist?
Calibre làm việc với layout, netlist và bộ quy tắc của công nghệ chế tạo. DRC tìm vi phạm hình học; LVS so sánh kết nối trích xuất từ layout với sơ đồ hoặc netlist tham chiếu. Đầu ra là báo cáo các vi phạm để nhóm thiết kế sửa trước signoff. Việc vượt qua DRC/LVS không thay thế kiểm chứng chức năng ở bước RTL.
Tessent: có thể kiểm tra chip sau chế tạo không?
Tessent hỗ trợ design for test (DFT) và tạo mẫu kiểm thử tự động (ATPG). Từ thiết kế đã triển khai và yêu cầu kiểm thử, nhóm kỹ thuật chèn cấu trúc kiểm tra phù hợp, tạo test pattern và đánh giá test coverage. Đầu ra phục vụ khâu kiểm tra silicon sau chế tạo; đây không phải công cụ thay thế cho DRC/LVS hoặc mô phỏng RTL.
Ba bước liên hệ với nhau thế nào?
| Công cụ | Câu hỏi chính | Đầu ra |
|---|---|---|
| Questa | Chức năng RTL đúng theo đặc tả? | Lỗi, kết quả kiểm chứng, coverage |
| Calibre | Layout đúng quy tắc và kết nối? | Báo cáo DRC/LVS, tình trạng signoff |
| Tessent | Chip có thể được kiểm tra khi sản xuất? | Cấu trúc DFT, test pattern, coverage |
Thứ tự thực tế có nhiều vòng lặp: lỗi phát hiện ở giai đoạn sau có thể buộc sửa thiết kế ở giai đoạn trước. Chọn công cụ theo câu hỏi cần trả lời và dữ liệu đầu vào hiện có.
Nguồn tham khảo kỹ thuật: Siemens Digital Industries Software – Siemens EDA design flow white paper.
